병렬 가산기를 구성하는 모든 전가산기 단의 출력 캐리를 미리 처리하여 리플 캐리 지연을 제거한 가산기는?