정논리(positive logic)에서 입력이 A, B일 때 회로의 출력(Y)을 나타내는 논리식은?

팝업레이어 알림

e881cda2338fe2f54e482e9f188f7c72_1682930450_1093.jpg


ae9bf1983599c20a98079b6bcc492e88_1716346166_1083.png

홈 > 학습하기 > 정보통신산업기사
정보통신산업기사

정논리(positive logic)에서 입력이 A, B일 때 회로의 출력(Y)을 나타내는 논리식은?

문제풀이 모드 0 정답률 : -

정논리(positive logic)에서 입력이 A, B일 때 회로의 출력(Y)을 나타내는 논리식은?


1889083477_fwOuysni_8d2ffff3c9e62b8d7678ae8ca2ecede4862f0705.gif

AB

A+B

1889083477_Vyr0THwb_5ac7cc511caff03cba2f2dc3eb9e0d76779b4b6c.gif

1889083477_tSmKN2DT_12a28ceb27c9adbc2fcdf0524f25348cc2e07a87.gif

,

0 Comments