승수 Q의 Q0와 Q-1을 동시에 고려한다.

승수 Q-1의 초기값은 항상 0 이다.

처리과정 중의 비트의 이동은 항상 산술적 우측시프트로 행해진다.

처리과정 속에서는 피승수와 A레지스터 사이에는 덧셈만이 존재한다.