입출력 인터페이스에서 오류검사를 위해 짝수 패리티 비트를 채용하여 짝수 패리티 생성 회로에 필요한 논리 게이트를 2개만 사용하려 한다. 이 논리 게이트는?
AND
NAND
NOR
XOR
풀이가 아직 준비되지 않았어요